Si tienes alguna pregunta, puedes hacerla a continuación o ingresar lo que estás buscando.
He escrito el siguiente código VHDL asumiendo que generará un contador con un reset síncrono. Sin embargo, cuando observé el diseño elaborado en Vivado 2020.2, ¡el contador tiene un reset ASINCRONO! ¡El proceso no debería evaluarse sin ver los flancos ascendentes/descendentes del reloj! ¿Cómo infirió la herramienta un reset asíncrono? . . . Read more
He instalado Xilinx ISE 10.1, 13.2 y 14.7. Mi código se sintetiza, pero PlanAhead no se abre en Windows 10 de 64 bits. Busqué en Google y encontré una solución que consiste en reemplazar el archivo rdiArgs.bat que se encuentra en la carpeta bin. Hice eso, pero aún no puedo . . . Read more
Tengo un dispositivo PCIe endpoint(Xilinx DMA) con 1024 MPS que está conectado a una CPU Intel a través de un interruptor PCIe. En el sistema Linux, lspci muestra 1024 MPS en el registro DevCap para este endpoint, pero se enumera con solo 128 MPS en el registro DevCtl. Muchos otros . . . Read more
Estoy trabajando en zynq7030. He escrito datos desde un sensor de imagen a la memoria DDR utilizando AXI DMA, pero al leer los datos en el entorno de Linux, los datos solo se escriben en ubicaciones alternativas. Por ejemplo, si leemos datos desde DDR, los datos del sensor se escriben . . . Read more
Este es mi mensaje de advertencia. ADVERTENCIA: Xst:3015 – El contenido del array puede ser accedido con un índice que no cubre el tamaño completo del array o con un índice negativo. El tamaño de la RAM se reduce al acceso superior del índice o solo para valores de índice . . . Read more