El flujo de datos básico de compuerta Verilog no funciona para NAND y NOR, pero sí funciona para XNOR y XOR.
Tengo un código básico que utiliza declaraciones de flujo de datos, pero las funciones nor y nand no funcionan con esto. module basic_gates_bitwise_df( input A, input B, output andd,orr,nota,nandd,norr,xorr,xnorr ); assign andd=A&B; assign orr=A|B; assign nota=~A; assign nandd=A~&B; assign norr=A~|B ; assign xorr=A^B; assign xnorr=A~^B; endmodule Obtuve errores como estos: . . . Read more