Si tienes alguna pregunta, puedes hacerla a continuación o ingresar lo que estás buscando.
Estoy escribiendo restricciones de tiempo en Vivado, y en una instancia (u_foo), la mayoría de sus salidas son rutas falsas, pero solo algunas de ellas aún necesitan ser restringidas. ¿Existe alguna forma de excluir rutas específicas de esto? set_false_path -from [get_cells -hier -filter {NAME =~ */u_foo/o_* }] Si no, ¿tengo . . . Read more
Tengo una entidad instanciada que tiene un puerto de salida de 32 bits. Solo necesito los bits del 4 al 15 que irán en alguna señal “s_a”. Pensé que podía instanciarlo de esta manera, pero Vivado no lo permite: WHATEVER: entity work.example_entity port map( o_port( 15 downto 4 ) => . . . Read more
Estoy teniendo problemas para fusionar código binario de la rama principal. No me importa la versión local, así que estoy de acuerdo en descartar esos cambios. git pull advertencia: No se pueden fusionar archivos binarios: ee108_final_project.sim/sim_1/behav/xsim/note_player_manager_tb_behav.wdb (HEAD vs. 75189c1ef7fd720886f346ac04f7f89d459d3687) error: Los siguientes archivos sin seguimiento en el árbol de trabajo . . . Read more
Estoy recibiendo el error: La asignación concurrente a una no concurrente ‘A’ no está permitida La asignación concurrente a una no concurrente ‘B’ no está permitida La elaboración estática de la unidad de diseño Verilog de nivel superior en la biblioteca de trabajo ha fallado. ¿Qué estoy haciendo mal? Módulo . . . Read more