Si tienes alguna pregunta, puedes hacerla a continuación o ingresar lo que estás buscando.
Error: “Se esperaba la palabra clave ‘end’” y “Se esperaba la declaración de la unidad de diseño”. El código del proceso es: DMux: proceso(Din, A) begin S1(0) <= Din cuando A(1 downto 0) = "00"; else otros => '0'; S1(1) <= Din cuando A(1 downto 0) = "01"; else otros . . . Read more
Tengo dos vectores sin signo de 8 bits llamados a y b, y un vector sin signo de 16 bits llamado resultado. Quiero calcular a * b * 4 y asignarlo a resultado. No me importa el desbordamiento porque sé que no sucederá por alguna razón, no es importante. ¿Es . . . Read more
Simplemente dicho, tengo un componente “X” y quiero conectar 24 de ellos en una fila. Obviamente esto significa que la salida de uno es la entrada del siguiente. Podría simplemente escribirlos uno por uno y enlazarlos, pero me pregunto si hay una manera de hacerlo de manera elegante. Conozco la . . . Read more
Me gustaría saber cómo puedo realizar las siguientes operaciones en este orden: En primer lugar, detectar el flanco descendente de una señal de entrada (rd), luego esperar 15 ns y finalmente realizar los cambios necesarios en las variables, por ejemplo, almacenar el vector db_input de 8 bits en el vector . . . Read more
Comencé a aprender VHDL en las últimas semanas. Y no entiendo cómo escribir código para B * 2^A. En este caso, B es un entero representado en complemento a 2 de 3 bits, y A es una señal de 2 bits que representa un entero binario sin signo, el resultado . . . Read more