Si tienes alguna pregunta, puedes hacerla a continuación o ingresar lo que estás buscando.
Como traductor de español que traduce documentos de TI, puedo ayudarte con la traducción. Aquí está la traducción solicitada: Por ejemplo, si tengo un registro eax de 32 bits que tiene el valor 49 almacenado en su interior y imprimo el valor almacenado, se imprimirá 1 en Ascii. Pero al . . . Read more
Dada esta introducción: Considera un sistema con 2 núcleos, P1 y P2, utilizando los esquemas de escritura diferida y asignación de escritura. Las direcciones A1 y A2 están mapeadas en el mismo bloque de caché, pero A1 NO ES igual a A2. La caché inicial es inválida. Utiliza aquí el . . . Read more
Leí sobre la charla de Armas atómicas de Herb y tenía una pregunta sobre la página 42: Mencionó que (50:00 en el video): (x86) las tiendas son mucho más fuertes de lo que necesitan ser… Lo que no entiendo es: si la “S” x86 en el gráfico es una tienda . . . Read more
Estoy tratando de usar runspec para probar mi predictor de ramas local, pero solo obtengo un resultado decepcionante. Hasta ahora he intentado usar un LHT de 64 términos, y cuando el LHT está lleno, uso la táctica FIFO para reemplazar términos en el LHT. No sé si estoy usando un . . . Read more
Intel recomienda el uso de prefijos de instrucción para mitigar las consecuencias de rendimiento del Erratum JCC. MSVC, si se compila con /QIntel-jcc-erratum, sigue la recomendación e inserta instrucciones con prefijos, como se muestra a continuación: 3E 3E 3E 3E 3E 3E 3E 3E 3E 48 8B C8 mov rcx,rax . . . Read more