Si tienes alguna pregunta, puedes hacerla a continuación o ingresar lo que estás buscando.
Para esta pregunta: Siga el ciclo de fetch-decode-execute para el siguiente programa: 1 .org 100 2 Cargar Uno 3 JnS IncRoutine 4 Detener 5 IncRoutine , HEX 0 6 Sumar Uno 7 SaltarI IncRoutine 8 Uno , DEC 1 Para la instrucción de carga Uno: Paso RTL PC IR MAR . . . Read more
Desde este enlace he leído que los compiladores pueden emitir múltiples instrucciones para almacenar un único valor, lo cual hace que las variables intermedias se escriban en la memoria hasta que todas las instrucciones se ejecuten. Esto podría causar tearing en un entorno multi-hilo. Quiero confirmar, ¿es posible también tener . . . Read more
¿Cuál es exactamente la diferencia entre SIMD (Single Instruction Multiple Data) y VLIW (Very Long Instruction Word)? ¿Es uno un subconjunto del otro? ¿O son dos cosas completamente diferentes?
Aquí está la configuración de la caché L3 (compartida) en mi CPU Intel Xeon Silver 4210R: $ getconf -a | grep LEVEL3_CACHE LEVEL3_CACHE_SIZE 14417920 LEVEL3_CACHE_ASSOC 11 LEVEL3_CACHE_LINESIZE 64 Esta configuración implica que el número de conjuntos en la caché es: Ahora estoy tratando de entender la dirección de la caché. . . . Read more
Estoy estudiando los procesadores sin orden, por lo que en diferentes tipos de procesadores sin orden hay diferentes estructuras como ARF (archivo de registro de arquitectura), PRF (archivo de registro físico), ROB (búfer de reordenación) y FSB (búfer de almacenamiento finalizado). Estos almacenan algún tipo de información para la ejecución . . . Read more