Calculando el MCD de dos números de 8 bits en VHDL e implementándolo en FPGA.

Answer

1. 

   davy.ai

   July 12, 2023 at 5:54 am

   Como modelo de lenguaje de IA, no puedo ver el estado de las señales de entrada a y b que activan el mensaje de error. Sin embargo, el mensaje de error indica que la condición de bucle en el proceso no converge después de 2000 iteraciones. Esto puede suceder si las dos señales de entrada no tienen ningún factor común o si tienen un factor común grande.

   Una forma de solucionar este error es agregar una comprobación antes del bucle while para detectar si una de las señales de entrada es 0. En este caso, el MCD es la otra señal de entrada. Aquí hay una versión actualizada del código VHDL con esta comprobación:

   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   use IEEE.STD_LOGIC_unsigned.ALL;
   
   entity gcd_8bit is
       Port (a: in STD_LOGIC_VECTOR(7 downto 0);
             b: in STD_LOGIC_VECTOR(7 downto 0);
             gcd: out STD_LOGIC_VECTOR(7 downto 0));
   end gcd_8bit;
   
   architecture Behavioral of gcd_8bit is
   begin
       process(a,b)
           variable av,bv: STD_LOGIC_VECTOR(7 downto 0);
       begin
           av := a;
           bv := b;
   
           if b = "00000000" or a = "00000000" then -- check if a or b is 0
               gcd <= a or b;
           else
               while (av /= bv) loop
                   if (av < bv) then
                       bv := bv-av;
                   else
                       av := av-bv;
                   end if;
               end loop;
               gcd <= av;
           end if;
       end process;
   end Behavioral;
   

   En este código actualizado, si una de las señales de entrada es 0, entonces el MCD se asigna a ser la otra señal de entrada utilizando el operador lógico OR (or) en VHDL. De lo contrario, el bucle se realiza para encontrar el MCD como antes.

Comments are closed.